欢迎光临欧宝体育链接

欧宝体育链接

相关阅读

当前位置:首页 > 媒体合作 > 正文

GPIB接口的FPGA竣工

2021-10-02   来源:欧宝体育链接   作者:admin

  设计和寄存器读写电路设计,采用Verilog语言实现了满足IEEE488.1协议的IP Core设计。将此IP Core固化到

  引言在自动测试领域中,GPIB通用接口是测试仪器常用的接口方式,具有一定的优势。通过GPIB组建自动测试系统方便且费用低廉。而GPIB控制芯片是自动测试系统中的关键芯片,此类芯片只有国外少数公司能生产,不仅价格昂贵,而且购买不便。因此,GPIB 接口的FPGA实现具有很大的实用价值。本文论述的是采用Verilog语言来设计基于IEEE488.1协议的IP Core,然后将用户逻辑与此Core集成在一片FPGA中实现GPIB接口功能。

  GPIB 接口体系结构设计首先把整个待设计系统划分为若干基本功能模块,其中包括复杂的同步状态机以及寄存器读写电路。内部结构如图1所示。

  寄存器读写电路设计在设计图1中的寄存器读写电路时,选择设计了9个8位内部寄存器。其中可读寄存器有5个:中断状态寄存器0(ISR0)、中断状态寄存器1(ISR1)、总线状态寄存器(BSR)、数据输入寄存器(DIR)和地址状态寄存器(ADSR);可写寄存器有4个:中断屏蔽寄存器0(IMR0)、中断屏蔽寄存器1(IMR1)、地址寄存器(ADR)和辅助命令寄存器(AUXCR)。其中可读寄存器用来存储状态机的当前状态、中断情况、仪器地址、输入数据和控制信息。计算机把中断屏蔽位,辅助命令写入可写寄存器,从而实现对GPIB总线的控制。在上位机与芯片之间引入D0~D7 作为本地双向数据总线,通过译码模块实现对内部寄存器的读写,产生状态机子集模块所需的信号以及GPIB接口信号。寄存器读写电路的设计用译码器,寄存器等实现,由于篇幅所限,这里不再赘述 。

  接口的FPGA实现在完成基本模块以后,可以用类似画电路图的方法直接对这些模块符号进行调用。然后通过MAXplusⅡ进行综合、仿真,做在线调试。再完成整个内部电路的软件设计以后就可以把该“软件核”(Core)固化到具体选定的FPGA芯片上,本文选用ALTERA公司的ACEX1K30QC208芯片。结语在测试仪器的研制过程中发现,GPIB接口往往不需要IEEE488.1的全部接口功能,很多仪器只需要听、讲功能即可。如果采用Nat9914之类的芯片,控者、并行查询功能都用不到,这样既会造成资源与功能的浪费,又延长了开发周期。设计基于FPGA芯片的专用IP Core不仅拥有自主知识产权,而且可以通过与计算机接口(如ISA口)与计算机直接相连,装入驱动程序即可工作。这对测试仪器开发有一定的借鉴作用,无论是采用PCI、USB,还是单片机控制,只需将用户逻辑与符合IEEE488.1协议的IP Core集成在一片FPGA中即可实现测试仪器的GPIB接口功能。这将大大缩短开发周期,降低开发成本。■

友情链接:

欧宝体育链接

网站地图 XML地图 txt地图 TAG标签

johnmoonjr.com 欧宝体育链接